91精品国产麻豆国产自产在线_大香蕉琪琪色免费在线视频_性高朝久久久久久久久久_97久久精品亚洲中文字幕无码_精品久久久久久综合日本_精品久久久噜噜噜久久久_欧美国产日韩精品_亚洲欧洲日产国码av系列天堂_樱桃成人免费在线视频高清无码_91中文字幕午夜看片福利

關(guān)鍵詞：芯片嵌入；多層板芯片嵌入；基于型板組裝；TSV；SiP

摘要：智能移動(dòng)裝置的高速發(fā)展正在驅(qū)動(dòng)更先進(jìn)芯片封裝技術(shù)的開(kāi)發(fā)，以滿足多功能集成和小型化的要求。傳統(tǒng)的解決方案，如多芯片模塊，可能無(wú)法同時(shí)滿足高密度和小型化需求。而先進(jìn)的2.5D 硅基板TSV解決方案成本太高，特別是，在對(duì)成本敏感的消費(fèi)類市場(chǎng)中不能使用。在這兩者之間，芯片嵌入式封裝可能是一個(gè)理想的解決方案，它不但有較高互聯(lián)密度，較小封裝尺寸，也可以實(shí)現(xiàn)多芯片集成。本文著重討論了主動(dòng)芯片的嵌入技術(shù)：二維扇出封裝和三維封裝疊加。二維結(jié)構(gòu)包括扇出晶圓級(jí)封裝和多層板中芯片嵌入，前者基于晶圓形式，后者基于型板形式。不同流程的選擇造成成本和成品率的差異，也造成芯片放置時(shí)間的先后。本文討論了“Die-First”、“Die-Mid”和“Die-Last”流程的優(yōu)劣勢(shì)。主動(dòng)（有源）芯片嵌入的三維疊加有著與二維芯片嵌入類似的優(yōu)勢(shì)，只是主動(dòng)芯片嵌入封裝體的上端可以另外疊加封裝體，以實(shí)現(xiàn)真正的SiP結(jié)構(gòu)。本文還討論了芯片嵌入技術(shù)的發(fā)展、未來(lái)增長(zhǎng)、可能的封裝形式和將來(lái)的路線圖。

 

Embedded Die Packaging Technologies Enable Innovative 2D and 3D Structures for Portable Applications

 

Ron Huemoeller, Corey Reichman, Curtis Zwenger

（Amkor Technology, Inc.1900 South Price Road, Chandler, AZ 85286, USA）

 

Abstract: The dramatic growth in“smart”portable electronics is driving the need for a more sophisticated IC packaging approach that allows room for increasing functionality while meeting ever decreasing form factor requirements. Traditional solutions like Multi-Chip Modules （MCM） may not meet the intense I/O requirements and form factor restrictions concurrently. On the other hand, advanced solutions like 2.5D TSV silicon interposer may prove to be cost prohibitive, especially for applications serving cost-sensitive consumer markets. In the middle, however, embedded die packaging may strike the ideal combination with an increased I/O density, reduced footprint, and multi-die capability within a single IC package.

Embedded die packaging itself is diverse and can be configured in a variety of architectures. Passive device embedding is discussed, but the paper focuses primarily on active die embedding. Active die embedding has two general constructions: either as a 2D fan-out package or a 3D stacked package for higher levels of system integration. The 2D formats include platforms such as Fan Out Wafer Level packaging （FO-WLP） and embedded die in laminate. One of the primary differences in the 2

D structures is the processing format, the former on wafer and the latter on laminate panel. The choice between processing formats can have a significant impact on both cost and yield. The other difference between 2D formats is the timing of the die placement in the process flow. The benefits and disadvantages of “Die First”, “Die Last” and “Die Mid” placement are discussed. The other active embedded die format is the 3D stacked package format with a modular System in Package （SiP）approach. 3D formats have similar distinctions as 2D formats, only with the added element of stacking one or more packages for a true SiP architecture. This paper also covers the evolution of embedded die, along with its projected growth, packaging formats and future roadmaps

Key Words: Embedded die;  Embedded die in laminate;  Panel-based assembly; SiP; TSV

  

一、簡(jiǎn)介

 

為應(yīng)對(duì)小型化和高集成度的要求，模塊化已成為半導(dǎo)體工業(yè)的關(guān)鍵，并由此產(chǎn)生眾多封裝方式。在較低端的技術(shù)方面，已經(jīng)成熟的封裝技術(shù)被廣泛應(yīng)用，如多芯片模塊（MCM）就是利用了傳統(tǒng)的基于標(biāo)準(zhǔn)和先進(jìn)有機(jī)基板上的多芯片組合方法。在最高端的技術(shù)方面，最為先進(jìn)的2.5D穿硅孔（TSV）技術(shù)平臺(tái)利用帶金屬過(guò)孔的硅基板提供了高密度集成，卻以高成本為代價(jià)。在這兩者之間，芯片嵌入式（Embedded Die）平臺(tái)也許提供了最具競(jìng)爭(zhēng)力的優(yōu)勢(shì)，特別是從移動(dòng)應(yīng)用的角度審視。芯片嵌入式平臺(tái)在之前所提到的兩種技術(shù)平臺(tái)之間有自己非常清晰的技術(shù)路徑。芯片嵌入式平臺(tái)為實(shí)現(xiàn)真正的系統(tǒng)型封裝（SiP）提供了機(jī)會(huì)。它比現(xiàn)有的多芯片模塊（MCM）具有更高的集成度，而比2.5D TSV 平臺(tái)更具價(jià)格優(yōu)勢(shì)。

同時(shí)可以增加互聯(lián)密度，減小封裝體尺寸，和實(shí)施多芯片組合的能力使芯片嵌入式封裝成為極具誘惑的解決方案。此外，芯片嵌入式產(chǎn)品將不同類型的芯片集成在同一個(gè)封裝中，不僅可以利用標(biāo)準(zhǔn)JEDEC互聯(lián)方式與其上部或下部的存儲(chǔ)芯片相連，也可以與其它非標(biāo)準(zhǔn)的存儲(chǔ)芯片相連。因此，為應(yīng)對(duì)更高的系統(tǒng)集成要求，這個(gè)創(chuàng)新的時(shí)代將更多的芯片和系統(tǒng)功能轉(zhuǎn)移到封裝領(lǐng)域里，而芯片嵌入式封裝的實(shí)施也成為有效滿足技術(shù)路線圖眾多集成要求的關(guān)鍵技術(shù)。

 

二、 芯片嵌入式技術(shù)的演變

 

芯片嵌入式的定義是將一顆被動(dòng)（無(wú)源）元件或一顆集成電路芯片植入有機(jī)線路板的內(nèi)層或植入模塊或芯片封裝內(nèi)部，使其看起來(lái)就像埋入完成的結(jié)構(gòu)中，而不是置于其結(jié)構(gòu)的上部或下部。圖1是一個(gè)芯片嵌入式模塊的例子。主動(dòng)芯片嵌入式的優(yōu)勢(shì)包括小型化、電熱性能提高、異質(zhì)芯片集成、可能的成本降低和對(duì)原始設(shè)備制造商（OEM）來(lái)說(shuō)更簡(jiǎn)單的供應(yīng)鏈管理。

芯片嵌入式技術(shù)已經(jīng)存在多年。被動(dòng)元件如去耦電容常常被嵌入多層基板中。這些嵌入的去耦元件在線路板電源和地平面之間提供電容以減少高速數(shù)字電路封裝中的切換噪聲。雖然沒(méi)有被動(dòng)芯片嵌入那樣普遍，主動(dòng)芯片嵌入正快速成長(zhǎng)。這是因?yàn)榍度爰夹g(shù)的提高、更好的成品率、同時(shí)，半導(dǎo)體工業(yè)的發(fā)展對(duì)異質(zhì)芯片的集成有了更多的要求。主動(dòng)芯片嵌入的例子包括扇出型晶圓級(jí)封裝（FO-WLP），如飛思卡爾（Freescale）的重分布芯片封裝（RCP）和英飛凌（Infineon）的嵌入式晶圓級(jí)球陣列（eWLB）。另外一種受歡迎的嵌入方式是將主動(dòng)芯片嵌入多層線路板之間。多層板的嵌入技術(shù)包括Imbera的集成模塊板（IMB）和AT&S的元件嵌入式封裝（ECPR）。此外，多個(gè)研究項(xiàng)目和咨詢機(jī)構(gòu)對(duì)眾多主動(dòng)芯片嵌入式的相應(yīng)技術(shù)和供應(yīng)鏈問(wèn)題進(jìn)行了研究，這些項(xiàng)目和機(jī)構(gòu)包括歐洲的芯片隱行項(xiàng)目，HERMES咨詢，和Casio &CMK EWLP 咨詢，它們共同的目標(biāo)是開(kāi)發(fā)低成本的芯片嵌入式技術(shù)，并將其工業(yè)化。

圖1 芯片嵌入式結(jié)構(gòu)（由Casio/CMK提供）

 

以往的芯片嵌入式技術(shù)有很多缺陷，如很多合格芯片會(huì)損耗在成品率差的基板層疊工序中，芯片嵌入工時(shí)較長(zhǎng)，難于檢測(cè)和返工等。但在近期的實(shí)踐中，眾多公司正在減少上述缺陷方面取得顯著進(jìn)步，并開(kāi)發(fā)了支持日益成長(zhǎng)的芯片嵌入需求的生產(chǎn)體系。將芯片嵌入工序移至線路板層疊工序的中流（mid-stream）可以幫助減少合格芯片的損耗。此外，利用成熟的，可大規(guī)模實(shí)施的薄膜層疊（thin film build-up）技術(shù)和多層板工藝，同時(shí)利用高效芯片粘貼和基于型板組裝（panel-based assembly）的設(shè)備，可以幫助保障更堅(jiān)實(shí)有效的工藝流程。這直接導(dǎo)致了市場(chǎng)轉(zhuǎn)變，使芯片嵌入式技術(shù)更多地應(yīng)用于2D和3D的封裝結(jié)構(gòu)中。

 

三、 市場(chǎng)轉(zhuǎn)變

 

封裝集成度的二維延伸已經(jīng)到了一個(gè)轉(zhuǎn)折點(diǎn)，先進(jìn)的封裝技術(shù)要求更高度的集成、減薄和成本效益。因此，芯片嵌入式的三維封裝解決方案成為下一代產(chǎn)品中更具吸引力的集成手段。

傳統(tǒng)上，使用標(biāo)準(zhǔn)或先進(jìn)的有機(jī)基板的多芯片粘貼方式局限于二維平面內(nèi)，并用于多芯片模塊（MCM）開(kāi)發(fā)。而這種二維技術(shù)最先進(jìn)的技術(shù)平臺(tái)（2.5D TSV）由于高成本和不成熟的供應(yīng)鏈而不能廣泛應(yīng)用。芯片嵌入式技術(shù)為在3D結(jié)構(gòu)中集成異質(zhì)芯片提供了一個(gè)有效的替換途徑。由于成本效益高，它對(duì)消費(fèi)類應(yīng)用也頗具吸引力。事實(shí)上，集成芯片供應(yīng)商（IDM）和芯片設(shè)計(jì)公司（fabless）都計(jì)劃大規(guī)模發(fā)展芯片嵌入類產(chǎn)品，特別是在移動(dòng)應(yīng)用領(lǐng)域。圖2是TechSearch 國(guó)際咨詢對(duì)主動(dòng)芯片嵌入類市場(chǎng)的預(yù)測(cè)[1]。

圖2 芯片嵌入式市場(chǎng)預(yù)測(cè) （每年百萬(wàn)顆）

注釋：上述FO-WLP 包括基帶、射頻和電源管理芯片（主要是二維結(jié)構(gòu)）

 

四、 芯片嵌入式平臺(tái)

 

當(dāng)前芯片嵌入式封裝形式就像其應(yīng)用那樣多種多樣。這不僅決定于制造方法的多樣性，也決定于系統(tǒng)設(shè)計(jì)和考慮利益最大化的模塊使用戰(zhàn)略。

 

4.1 被動(dòng)元件嵌入以減少噪聲

芯片嵌入技術(shù)中被動(dòng)（無(wú)源）元件嵌入的一個(gè)例子是將電容元件置于基板中。使電容靠近處理器芯片是減噪的一個(gè)有效方法。表面貼片的電容元件通常被置于芯片的3mm之外，以滿足實(shí)施芯片虹吸下填料（capillary underfill）所需要的設(shè)計(jì)規(guī)則。而嵌入式的電容元件可以直接放在芯片下部，這不僅縮短了電感回路，也釋放了基板表面寶貴的可用于表面貼片的面積。

 

4.2 主動(dòng)芯片嵌入

通常，主動(dòng)（有源）芯片嵌入可以減小封裝高度。雖然可以用多種方法實(shí)施芯片嵌入，但最終的封裝形式主要是以下三種類別之一：

1. 扇出型晶圓級(jí)封裝

2. 在多層板中嵌入芯片

3. 模塊型芯片嵌入

 

4.2.1 扇出型晶圓級(jí)封裝 （FO-WLP）

 在FO-WLP的生產(chǎn)中，第一步是將切割后的芯片置于晶圓持盤（carrier）中。這種工序叫做“芯片-先置”方法。在芯片放置之后，封裝結(jié)構(gòu)將在芯片周圍形成，并重新形成塑封了的晶圓?！靶酒?先置”的優(yōu)勢(shì)在于省略了芯片粘貼的回流步驟，因?yàn)樯瘸鲭娐分苯釉谛酒ヂ?lián)點(diǎn)焊盤上形成。這種流程的劣勢(shì)是任何成品率的損失都是合格芯片的損耗。圖3展示了一個(gè)FO-WLP封裝。

圖3 典型FO-WLP結(jié)構(gòu)

 

4.2.2  在多層板中嵌入芯片

在多層板中嵌入芯片也是“芯片-先置”的流程。和FO-WLP流程類似，先將芯片粘貼在一個(gè)持盤中，然后封裝結(jié)構(gòu)在其周邊構(gòu)建。這種技術(shù)和FO-WLP技術(shù)的主要區(qū)別在于持盤模式是大塊型板形式（panel format）而不局限于晶圓模式，同時(shí)它使用的嵌入介質(zhì)是在基板生產(chǎn)中常用的材料（如，樹(shù)脂材料，介電質(zhì)，和增層材料）。ASE的zEASI技術(shù)和J-Device的WFOP（扇出型晶圓級(jí)封裝）都是這種技術(shù)的表現(xiàn)。

另外一種在多層板中嵌入芯片的方法是預(yù)先在基板上制造扇出結(jié)構(gòu)單元，并檢查出合格單元，然后只是在合格單元上進(jìn)行芯片粘貼。這種被稱作“芯片-中置”（Die-Mid）流程的主要優(yōu)勢(shì)在于減小了因扇出結(jié)構(gòu)制造的良率而造成的成本提高。圖4是“芯片-中置”流程而產(chǎn)生的多層板芯片嵌入的結(jié)構(gòu)。

圖4 在多層板中嵌入芯片 （Die-Mid 流程）

 

4.2.3 模塊型芯片嵌入，“芯片-后置”（Die-Last）流程

“Die-Mid”下一個(gè)邏輯上的進(jìn)化是“芯片-后置”（Die-Last）流程，它是芯片嵌入更模塊化的方法。在這個(gè)流程中，上端和下端的基板結(jié)構(gòu)被預(yù)先制造，而芯片粘貼被放在整個(gè)流程的后端。這種方法的好處是芯片粘貼只發(fā)生在已知的合格的基板單元中，以減少合格芯片的損耗。特別是，當(dāng)嵌入芯片的互聯(lián)點(diǎn)增加或基板復(fù)雜度增加時(shí)，其優(yōu)勢(shì)更加明顯。圖5所示

為一個(gè)模塊型芯片嵌入結(jié)構(gòu)

圖5 模塊型芯片嵌入結(jié)構(gòu)

 

4.3 封裝疊加封裝（PoP）

上述三種制造方法都可以支持封裝疊加封裝形式（PoP）。封裝疊加的技術(shù)重點(diǎn)在于上部封裝體和下部封裝體之間的互聯(lián)方式，以獲得最大的互聯(lián)密度。上下部封裝體之間的互聯(lián)可以是標(biāo)準(zhǔn)的JEDEC PoP 所定義的模式，或者是由客戶定義的互聯(lián)點(diǎn)扇入（Fan-In）模式。圖6所示是扇入型PoP（Fan-In  PoP）的例子。

圖6 Fan-In PoP

 

4.4 封裝尺寸減小

芯片嵌入技術(shù)可以減小封裝厚度和整體封裝尺寸，其原因主要在于：第一，使用無(wú)核基板。因?yàn)榇蠖鄶?shù)的芯片嵌入扇出技術(shù)都使用一個(gè)暫時(shí)的持盤， 所以用有核基板沒(méi)有必要。第二，層數(shù)減少。減小的線寬線距尺寸可以支持更高密度電路設(shè)計(jì)而無(wú)需基板層數(shù)增加。第三，更薄的芯片。嵌入式芯片與表面貼片相比可以得到更好沖擊保護(hù)（如芯片碎裂）。因?yàn)榍度氲男酒诜庋b的中立點(diǎn)，所以熱應(yīng)力對(duì)它的破壞可以大大減小。因此，嵌入式封裝支持薄型芯片使用。

 

4.5 真正的系統(tǒng)級(jí)封裝

芯片嵌入技術(shù)正在驅(qū)動(dòng)真正的系統(tǒng)級(jí)封裝（SiP）的實(shí)現(xiàn)，使SiP發(fā)揮更大作用而不只是典型的多芯片模塊。SiP技術(shù)的優(yōu)勢(shì)在于，它可以將不同技術(shù)組合在一起，從而在封裝體內(nèi)形成高度集成的系統(tǒng)，并充分優(yōu)化封裝體的成本、尺寸，和性能。這種集成通過(guò)減小電路長(zhǎng)度、提高尺寸公差要求，和加強(qiáng)減噪來(lái)獲得更高性能的產(chǎn)品。但是，高度系統(tǒng)集成也要求更綜合的系統(tǒng)設(shè)計(jì)戰(zhàn)略，這需要所涉及的價(jià)值鏈上的公司在更早的階段開(kāi)始合作，特別是同SiP封裝廠商的合作。

對(duì)外包加工半導(dǎo)體封裝測(cè)試（OSATs）供應(yīng)商來(lái)說(shuō)，高度系統(tǒng)集成導(dǎo)致了更多的封裝形式，這要求封裝更有靈活性、易于成本控制和有更高的組裝成品率。為了平衡這些因素，解決方案之一是在型板狀態(tài)下（at panel level）用“Die-Mid”制造流程進(jìn)行芯片嵌入。Amkor Technology 正在開(kāi)發(fā)這項(xiàng)技術(shù)。應(yīng)用先進(jìn)的基板制造工藝，這種芯片嵌入流程可靈活地用于制造各類專用電路互聯(lián)，并具有高成品率的潛力。同時(shí)，多層板中的嵌入式芯片提供頂側(cè)互聯(lián)點(diǎn)，可以實(shí)現(xiàn)SiP異質(zhì)芯片的集成。圖7所示為一個(gè)集成嵌入式邏輯芯片和存儲(chǔ)芯片的結(jié)構(gòu)應(yīng)用

圖7 應(yīng)用多層板嵌入式芯片的PoP（邏輯芯片和疊加的存儲(chǔ)芯片）

 

五、 長(zhǎng)期路線圖

 

針對(duì)先進(jìn)的移動(dòng)應(yīng)用，半導(dǎo)體工業(yè)不斷對(duì)芯片封裝技術(shù)提出更高的要求。異質(zhì)集成正驅(qū)動(dòng)封裝技術(shù)進(jìn)步以提供更薄型、更高性價(jià)比，和可升級(jí)的封裝方式。圖8展示了如何用芯片嵌入式封裝技術(shù)來(lái)滿足路線圖的要求。

圖8 先進(jìn)封裝集成路線圖

 

如圖8底部所示，F(xiàn)O-WLP和WFOP芯片嵌入技術(shù)可以很好地服務(wù)于二維應(yīng)用（單芯片或多芯片模塊結(jié)構(gòu)）。應(yīng)用舉例包括應(yīng)用處理器、基帶處理器、電源管理芯片，和組合芯片。這些封裝通常含有一層或兩層的增層（build-up）電路，從成本和可靠性角度優(yōu)化了這些二維嵌入技術(shù)。

如圖8中部所示，多層板芯片嵌入技術(shù)是實(shí)現(xiàn)三維PoP應(yīng)用的最好方式，如邏輯加存儲(chǔ)集成結(jié)構(gòu)。扇入型PoP和多層板芯片嵌入PoP可以在其芯片嵌入結(jié)構(gòu)之上制造高密度互聯(lián)陣列，從而可以用傳統(tǒng)SMT（表面貼片技術(shù)）方法將另一個(gè)獨(dú)立封裝體組裝于其上。常用的PoP結(jié)構(gòu)是將應(yīng)用處理芯片嵌入底部封裝體中而將存儲(chǔ)封裝體置于上部。這種方式允許來(lái)自不同供應(yīng)商的存儲(chǔ)芯片的采購(gòu)，從而簡(jiǎn)化供應(yīng)鏈流程。

最后，圖8上部標(biāo)出2.5D TSV技術(shù)。它使用了帶金屬過(guò)孔的硅基板，目標(biāo)市場(chǎng)是高端封裝產(chǎn)品，如FPGAs， ASICs和需要高密度互聯(lián)存儲(chǔ)的產(chǎn)品。雖然2.5D TSV產(chǎn)品成本很高，但在無(wú)法用有機(jī)基板芯片嵌入技術(shù)實(shí)現(xiàn)的高密度系統(tǒng)集成設(shè)計(jì)中，卻可能是最佳解決方案。

 

六、 結(jié)論

 

消費(fèi)者對(duì)移動(dòng)性、功能性和使用性的要求促成了移動(dòng)裝置、平板和網(wǎng)絡(luò)市場(chǎng)的巨大增長(zhǎng)。而這些又促成芯片功能的收斂和集成，并要求我們開(kāi)發(fā)更為復(fù)雜和先進(jìn)的封裝技術(shù)。傳統(tǒng)上，多芯片模塊（MCMs）可以集成異質(zhì)芯片，但MCMs只能局限于二維平面擴(kuò)展。2.5D硅基板技術(shù)在三維空間提供了最高度集成，但其成本結(jié)構(gòu)和供應(yīng)鏈效益上還不夠成熟，無(wú)法滿足商業(yè)化要求。芯片嵌入技術(shù)在傳統(tǒng)MCM和先進(jìn)的2.5D 硅基板技術(shù)之間架起橋梁，可以為消費(fèi)類應(yīng)用提供高集成度，小型化，和較低成本的解決方案。令人興奮的新的芯片嵌入結(jié)構(gòu)，如WFOP， Fan-In PoP 和多層板嵌入增層PoP技術(shù)，正在為越來(lái)越多的移動(dòng)通信裝置中的模塊化設(shè)計(jì)提供各類優(yōu)化解決方案。

 

七、 感謝

 

衷心感謝全球半導(dǎo)體聯(lián)合會(huì)（GSA，Global Semiconductor Alliance）允許我們以中文再次發(fā)表本文。本文原載于GSA Vol.21 No.1 Mar. 2014。

 

參考文獻(xiàn)

[1] Carpenter, Karen, Linda Matthew, and E. Jan Varadaman，“Embedded Components: Why Now? Market, Applications, and Technologies”，Austin，TechSearch International,  2014

 

作者簡(jiǎn)介

Ron Huemoeller，Amkor先進(jìn)封裝技術(shù)開(kāi)發(fā)部高級(jí)副總裁。Ron1995年加入Amkor，承擔(dān)過(guò)各類高級(jí)管理職位。他目前負(fù)責(zé)Amkor企業(yè)戰(zhàn)略、市場(chǎng)開(kāi)發(fā)，和先進(jìn)封裝技術(shù)產(chǎn)品和技術(shù)平臺(tái)的商業(yè)化。在加入Amkor之前，Ron是Cray Computer的工程部總監(jiān)。Ron獲Augsburg學(xué)院化學(xué)學(xué)士、Phoenix大學(xué)技術(shù)管理碩士，并獲亞利桑那州立大學(xué)MBA。Amkor位于美國(guó)亞利桑那州。Ron.Huemoeller@amkor.com

 

Corey Reichman, Amkor先進(jìn)封裝技術(shù)開(kāi)發(fā)部主任工程師。Corey于2005年加入Amkor，是Amkor FCMBGA封裝技術(shù)的主要研發(fā)者。他目前的研發(fā)重點(diǎn)是Amkor的芯片嵌入式扇出解決方案，可用于高互聯(lián)密度和特別薄的芯片封裝應(yīng)用。在加入Amkor之前，Corey在舊金山灣區(qū)的多家領(lǐng)先的軟件技術(shù)公司中負(fù)責(zé)市場(chǎng)開(kāi)發(fā)。Corey獲亞利桑那州立大學(xué)市場(chǎng)學(xué)士，和技術(shù)碩士學(xué)位。Corey.Reichman@amkor.com

 

Curtis Zwenger，Amkor先進(jìn)封裝技術(shù)開(kāi)發(fā)部高級(jí)總監(jiān)。Curtis1999年加入Amkor，是Amkor小間距銅柱技術(shù)、穿塑孔技術(shù)（TMVR），和MEMS封裝技術(shù)的主要研發(fā)者之一。他目前負(fù)責(zé)Amkor型板級(jí)扇出和芯片嵌入產(chǎn)品線的開(kāi)發(fā)和商業(yè)化。加入Amkor之前，Curtis就職于摩托羅拉。他獲科羅拉多州立大學(xué)機(jī)械工程學(xué)士和Phoenix大學(xué)MBA。Curtis.Zwenger@amkor.com

 

注釋：ECPR是AT&S的注冊(cè)商標(biāo)；TMVR是Amkor Technology的注冊(cè)商標(biāo)。